

RESIDÊNCIA EM MICROELETRÔNICA — POLO UFCG



Design Verification

Plano de Projeto e Avaliação

Fase 2 – PARTE II

Projeto Design Verification

Verificação do MiniSoC AES

Instrutor e Autor:
Gabriel Villanova

Documento:
Plano de Projeto e Avaliação – Fase 2

CONFIDENCIAL
V1.0.0
Setembro/2026

Sumário

1 Visão Geral e Objetivos

2 Projeto Integrador e Escopo Técnico

3 Organização dos Alunos e Forma de Trabalho

4 Metodologia e Entregáveis

5 Cronograma e Marcos Mensais

6 Avaliação de Desempenho

7 Entrega Final e Preparação para Job Fair

8 Critérios de Conclusão e Responsabilidades

Período planejado: outubro/2026 até o último dia útil de fevereiro/2027. As datas indicadas neste plano podem ser ajustadas pela coordenação conforme o calendário institucional, sem alteração dos marcos técnicos previstos.

1 Visão Geral e Objetivos

A Fase 2 – Parte II será conduzida como um projeto integrador de Design Verification. O objetivo é fazer com que cada aluno percorra, de forma individual, um fluxo completo de verificação de um sistema de topo: planejamento, construção dos componentes de verificação, integração, implementação de testes e checagens, cobertura, fechamento e documentação final.

O RTL do sistema será fornecido pelo instrutor. O foco do aluno será a engenharia de verificação: compreender a especificação, transformar requisitos em um Verification Plan (VPLAN), implementar um testbench self-checking, produzir evidências reprodutíveis e justificar tecnicamente as decisões adotadas.

1.1 Objetivos de aprendizagem

- Interpretar uma especificação de sistema e convertê-la em features, cenários de teste, estratégias de checagem e metas de cobertura.
- Projetar VIPs (ou simplemente agents) simplificados para SPI, clock, reset, e MEMORY DATA.
- Integrar os VIPs em um ambiente de verificação de topo para o sistema com datapath AES.
- Implementar testes derivados do VPLAN, com checagem automática por modelo de referência, scoreboard e/ou assertions, conforme aplicável.
- Definir, implementar e fechar cobertura funcional com rastreabilidade ao VPLAN.
- Executar regressões, analisar falhas, registrar evidências e produzir documentação de uso e relatório final de verificação.
- Defender individualmente o trabalho realizado, inclusive em formato adequado para demonstração técnica em uma eventual ***Job Fair***.

1.2 Resultado esperado

Ao final do período, cada aluno deverá possuir um ambiente de verificação completo, funcional, reproduzível e documentado para o top-level fornecido. O trabalho será individual do início ao fim, ainda que todos utilizem o mesmo RTL e a mesma especificação-base.

2 Projeto Integrador e Escopo Técnico

O projeto utilizará um sistema de topo contendo blocos de reset e clock, configuração por SPI, interfaces de entrada e saída de dados via memória e um datapath. A figura abaixo representa a arquitetura-base proposta para o treinamento. Para esta Parte II, o datapath será definido como AES.




Figura 1 – Arquitetura-base do sistema de topo a ser verificado.

2.1 Escopo funcional de verificação

Elemento	Papel no sistema	Responsabilidade de verificação
RESET	Controle de inicialização/reset global.	Estimular o reset global em diferentes momentos da operação e verificar a inicialização correta do sistema, incluindo a manutenção do AES em reset enquanto o PLL não estiver locked e a liberação sincronizada após o lock.
PLL (mocked)	Geração de clk e indicação de locked; configuração recebida por SPI.	Verificar habilitação, configuração do divisor, geração do system clock e indicação de locked. Checar também os efeitos das configurações realizadas via SPI e o comportamento durante disable/re-enable.
SPI	Configuração do sistema, modos de operação e bits de configuração.	Verificar o protocolo SPI, operações de leitura/escrita e o mapa de registradores. Checar se cada programação produz corretamente os efeitos esperados no PLL, AES e controle de *ownership* da memória, além da leitura adequada dos registradores de status.
AES datapath	Processamento principal dos dados.	Verificar o processamento criptográfico para as configurações suportadas, comparando os dados produzidos pelo DUT com um **reference model independente**. Checar operação por bloco, múltiplos blocos, status (busy/done/error) e escrita correta dos resultados na memória.
MEMORY DATA	Apoio ao armazenamento/encaminhamento do fluxo de dados.	Estimular e monitorar acessos externos de leitura e escrita à memória. Verificar endereçamento, integridade dos dados e arbitragem de ownership entre a interface externa e o AES, garantindo que somente o proprietário selecionado tenha acesso efetivo à memória.

2.2 Atividades técnicas obrigatórias

- VIPs simplificados: SPI, CLOCK, RESET e DATA MEMORY.
- VPLAN para o teste de topo.
- Integração dos VIPs (ou agents) em um único ambiente de verificação.
- Implementação dos testes definidos no VPLAN.
- Implementação e fechamento da cobertura definida no VPLAN.
- Relatórios finais: Verification Guide e Verification Report.

3 Organização dos Alunos e Forma de Trabalho

A organização do projeto será individual. Não haverá divisão do desenvolvimento do testbench entre equipes: cada aluno será responsável por uma implementação completa e independente para o mesmo sistema de topo.

Aspecto	Definição
Unidade de trabalho	Um aluno = um projeto de verificação completo.
RTL/DUT	Fornecido pelo instrutor para todos os alunos.
VPLAN, VGUIDE e VREP	Produzido e mantido individualmente pelo aluno.
Testbench e VIPs	Implementação individual, incluindo integração, checagem e cobertura.
Repositório/evidências	Cada aluno deverá manter sua própria versão do código, histórico de evolução e evidências de execução.
Apresentações	Individuais, ao final de cada mês, demonstrando o marco atingido, respondendo tecnicamente pelo trabalho e apresentando códigos.
Colaboração	Discussão conceitual e troca de conhecimento são permitidas; o código, as análises e os artefatos avaliados devem demonstrar autoria e domínio individual.

3.1 Responsabilidades do instrutor

- Fornecer o RTL do sistema e os materiais de especificação necessários ao desenvolvimento do VPLAN, VGUIDE e VREPORT.
- Definir o baseline de execução e os critérios comuns de evidência e fechamento.
- Realizar acompanhamento técnico, esclarecer requisitos e fornecer feedback nos checkpoints mensais.
- Avaliar o pacote final e a defesa individual com base nos critérios definidos neste plano.

4 Metodologia e Entregáveis

O projeto seguirá uma evolução incremental. Cada marco mensal deverá deixar o ambiente executável e tecnicamente demonstrável; os artefatos não serão descartados entre os meses, mas evoluirão até a versão final.

4.1 Fluxo de trabalho esperado

1. Entender – Ler RTL/especificação, identificar interfaces, estados de inicialização, configurações e comportamento fim a fim.

2. Planejar – Construir o VPLAN com features, cenários, checagens, cobertura e critérios de fechamento.

3. Arquitetar – Definir top do testbench, VIPs (ou agents), monitores, modelo de referência, scoreboard/checagens e pontos de cobertura.

4. Implementar – Desenvolver e validar os VIPs e a infraestrutura-base.

5. Integrar – Conectar os componentes no ambiente de topo e garantir um fluxo end-to-end observável e self-checking.

6. Testar – Implementar testes derivados do VPLAN e executar regressões.

7. Medir e fechar – Analisar cobertura, falhas e gaps; adicionar testes/ajustes até atingir os critérios de fechamento.

8. Documentar e defender – Consolidar Verification Guide, Verification Report, evidências e apresentação final.

4.2 Artefatos obrigatórios do projeto

ID	Artefato	Conteúdo mínimo esperado
A1	Verification Plan (VPLAN)	Features/requisitos, cenários, checagens, cobertura, prioridades, rastreabilidade e critérios de fechamento.
A2	Arquitetura do testbench	Diagrama e organização do ambiente de topo, responsabilidades dos componentes e fluxo de transações.
A3	VIPs/Agents simplificados	SPI, CLOCK, RESET e MEMORY DATA, com estímulo/monitoramento conforme a necessidade de cada interface.
A4	Ambiente integrado	Top-level testbench com todos os VIPs e infraestrutura de checagem conectados ao DUT.
A5	Suíte de testes	Testes derivados do VPLAN, incluindo cenários nominais, limites e demais casos previstos pela especificação.
A6	Checagem e cobertura	Modelo de referência/scoreboard/assertions quando aplicáveis, covergroups e evidências de fechamento.
A7	Infraestrutura de execução	Scripts/comandos para compilação, execução, regressão, coleta de logs, waves e coverage.
A8	Verification Guide	Como preparar, compilar, executar, depurar e reproduzir o ambiente.
A9	Verification Report	O que foi verificado, problemas encontrados/corrigidos, cobertura final, limitações e próximos passos.
A10	Demo final	Apresentação individual e demonstração técnica reprodutível, preparada também para eventual Job Fair.

5 Cronograma e Marcos Mensais

O desenvolvimento ocorrerá de outubro/2026 até o último dia útil de fevereiro/2027. Cada mês termina com uma apresentação individual do estágio atingido. As datas abaixo são referências de planejamento e devem ser compatibilizadas com o calendário institucional.

Mês / data-limite	Foco técnico	Entrega obrigatória	Checkpoint individual
Out/2026 **30/10/2026**	Planejamento e infraestrutura-base.	VPLAN v1; arquitetura do TB; baseline compilando/rodando; VIPs de CLOCK e RESET; smoke test inicial.	Apresentar arquitetura, VPLAN inicial, execução do baseline e evidências de reset/clock.
Nov/2026 **30/11/2026**	VIPs das interfaces externas e configuração.	VIP CLK, VPI RESET, VIP SPI; VIP MEMORY DATA; configuração básica do DUT; atualização do VPLAN e primeiros testes de interface.	Demonstrar transações SPI e de dados (MEMORY DATA), monitores e checagens locais; justificar escolhas de arquitetura.
Dez/2026 **31/12/2026***	Integração do ambiente e fluxo AES fim a fim.	Integração dos VIPs; modelo de referência/scoreboard para AES conforme VPLAN; integração do memory model/mock; testes direcionados end-to-end; primeira regressão.	Demonstrar pelo menos um fluxo completo configuração → entrada → AES → saída, com checagem automática.
Jan/2027 **29/01/2027**	Expansão de testes, regressão e cobertura.	Suíte de testes ampliada; cenários adicionais do VPLAN; cobertura funcional implementada; regressão automatizada; análise de gaps.	Apresentar matriz VPLAN × testes × coverage, regressão e plano objetivo de fechamento.
Fev/2027 **26/02/2027**	Closure e entrega final.	Fechamento de coverage; regressão final estável; Verification Guide; Verification Report; evidências finais; demo e apresentação final.	Defesa final do projeto completo e demonstração reprodutível, em formato compatível com eventual Job Fair.

** Data de referência. Caso o calendário institucional defina recesso ou indisponibilidade nessa data, a coordenação poderá reposicionar o checkpoint sem alterar o conteúdo técnico do marco.*

5.1 Definição de pronto para cada marco mensal

- A entrega indicada para o mês está versionada e executável.
- O aluno apresenta evidências objetivas: logs, waves, resultados de regressão, cobertura e/ou relatórios coerentes com o marco.
- As funcionalidades entregues possuem checagem automática sempre que o comportamento permitir.
- O VPLAN é atualizado para refletir o que foi implementado, o que falta e quais gaps foram identificados.
- O aluno consegue explicar a arquitetura, os resultados, os problemas encontrados e os próximos passos.

6 Avaliação de Desempenho

A avaliação terá dois níveis: checkpoints mensais, usados para acompanhamento e feedback, e uma avaliação somativa final baseada no pacote completo entregue até o último dia útil de fevereiro e na defesa individual.

6.1 Avaliações mensais – caráter formativo

Ao final de cada mês, cada aluno fará uma apresentação individual do marco previsto. A avaliação mensal registra a qualidade do progresso e orienta correções para o mês seguinte. Essas avaliações não serão convertidas por média aritmética na nota final; a nota final refletirá a qualidade e completude do produto final, considerando a evolução observada como evidência de autoria e domínio.

Critério do checkpoint	Peso de referência	O que será observado
Entrega técnica do marco	50%	Funcionalidade prevista para o mês implementada e demonstrável.
Domínio técnico e justificativas	25%	Capacidade de explicar arquitetura, decisões, problemas e trade-offs.
Evidências e reprodutibilidade	15%	Logs, waves, testes, coverage e comandos suficientes para reproduzir o resultado.
Organização e comunicação	10%	Clareza, objetividade e estrutura da apresentação individual.

6.2 Nota final – avaliação do pacote final

A nota final será atribuída após a análise da entrega completa e da defesa individual. O objetivo é avaliar o sistema de verificação como um produto de engenharia, e não apenas a soma de tarefas isoladas.

Dimensão final	Peso	Critério
VPLAN e rastreabilidade	15%	Qualidade do planejamento, cobertura de requisitos/features e ligação clara entre plano, testes, checagens e coverage.
VIPs, arquitetura e integração	20%	Estrutura do testbench, qualidade dos VIPs, integração do ambiente de topo e organização técnica.
Testes e checagem funcional	20%	Qualidade da suíte de testes e confiabilidade do mecanismo self-checking/modelo de referência/scoreboard/assertions.
Coverage e fechamento	20%	Cobertura funcional, análise de gaps, fechamento dos itens planejados e tratamento documentado de bins não aplicáveis/waivers.
Reprodutibilidade e documentação	15%	Execução consistente, scripts/comandos, Verification Guide, Verification Report e organização das evidências.
Defesa final e prontidão profissional	10%	Domínio individual, demonstração do projeto, clareza da narrativa técnica e capacidade de apresentar o trabalho em contexto de Job Fair.

A existência de uma Job Fair não altera o objetivo pedagógico nem transforma a apresentação em uma avaliação de marketing. O que será valorizado é a capacidade de explicar, demonstrar e defender um trabalho técnico real, completo e reproduzível.

7 Entrega Final e Preparação para Job Fair

A entrega final deve permitir que outra pessoa tecnicamente habilitada compreenda o ambiente, execute os testes, reproduza os principais resultados e identifique o que foi efetivamente verificado. O material também deve ser organizado de forma que o aluno consiga demonstrar seu trabalho com clareza em uma eventual Job Fair, respeitando as regras de confidencialidade aplicáveis.

7.1 Pacote final mínimo

- Código-fonte completo do ambiente de verificação e dos VIPs desenvolvidos pelo aluno.
- VPLAN final, com status de cada feature/cenário/checagem/coverage e critérios de fechamento.
- Suíte final de testes e infraestrutura de regressão.
- Resultados da regressão final e relatório de coverage.
- Verification Guide: pré-requisitos, estrutura do projeto, compilação, execução, seleção de testes/seeds, debug, waves e coleta de coverage.
- Verification Report: escopo verificado, metodologia, resultados, problemas/bugs identificados e corrigidos, coverage final, exceções/waivers e próximos passos.
- Apresentação final individual e demonstração técnica do fluxo principal do sistema.

7.2 Características de uma demonstração pronta para Job Fair

- Narrativa curta e técnica: problema de verificação → arquitetura do TB → estratégia → resultados → aprendizados.
- Execução reprodutível do smoke test ou de um cenário end-to-end representativo.
- Diagrama da arquitetura do testbench e rastreabilidade visual do VPLAN para testes e coverage.
- Métricas finais de regressão e coverage apresentadas com contexto, sem ocultar limitações conhecidas.
- Demonstração de pelo menos um exemplo real de debug, bug ou gap de verificação identificado durante o projeto, quando houver.
- Versão da apresentação adequada às restrições de confidencialidade do programa.

8 Critérios de Conclusão e Responsabilidades

8.1 Critérios de fechamento do projeto

Critério	Condição de fechamento
VPLAN	Todos os itens planejados possuem status final e evidência correspondente.
Testes	Todos os cenários obrigatórios do VPLAN foram executados e os resultados estão registrados.
Checagens	Não existem mismatches não explicados na regressão final; exceções são formalmente documentadas.
Coverage	Meta definida no VPLAN atingida; para itens válidos não cobertos, deve existir justificativa/waiver aprovado. O objetivo preferencial é 100% dos bins funcionais válidos planejados.
Regressão	Conjunto final executa de forma estável e reprodutível.
Documentação	Verification Guide e Verification Report permitem reprodução e entendimento do trabalho.
Defesa	O aluno demonstra domínio individual do ambiente, dos resultados e das decisões tomadas.

8.2 Responsabilidade individual e autoria

Como todos os alunos verificarão o mesmo RTL, a avaliação buscará evidências claras de autoria e domínio individual. Soluções podem convergir conceitualmente, mas cada aluno deverá ser capaz de explicar e defender seu próprio VPLAN, sua arquitetura, seu código, seus resultados e suas decisões de debug/closure.

8.3 Encerramento

O projeto encerra a Parte II com uma entrega equivalente a um pequeno ciclo industrial de Design Verification: planejamento verificável, implementação incremental, automação, métricas, closure, documentação e defesa técnica. O resultado esperado não é apenas “rodar testes”, mas demonstrar um processo de verificação estruturado e justificável.

9 Referências e Documentos de Entrada

[1] RTL e especificação do sistema de topo fornecidos pelo instrutor.

[2] NIST FIPS 197 – Advanced Encryption Standard (AES).

[3] The Five-Day Verification Strategy for Modern Hardware Verification Languages. Peet James.

[4] SystemVerilog Language Reference Manual (LRM).

[5] A Practical Guide to Adopting the Universal Verification Methodology. Sharon Rosenberg (Autor), Kathleen Meade